特許

J-GLOBAL ID：200903058388606782

半導体装置及びその製造方法

発明者： 細 井 重 広 ,  上 野 豊 ,  越 智 雅 範 ,  今 村 壮 一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-221507
公開番号（公開出願番号）：特開平10-065067
出願日： 1996年08月22日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】 高周波特性、耐湿性、高信頼性を同時に実現する装置を提供することができなかった。【解決手段】 半導体チップ11の表面部分にチャネル領域を含む活性層2が形成された半導体装置であって、少なくとも活性層2を覆うように形成された弗素系樹脂膜11と、半導体チップ11の少なくとも周辺部を覆うように形成されたポリイミド系樹脂膜12と、半導体チップ11の表面全体を覆うように形成されたエポキシ系樹脂膜13とを備える。これにより、活性層2が低誘電率の弗素系樹脂膜11で覆われているため高周波特性に優れ、周辺部に他の材料との間で剥離しにくくインクの定着性の良いエポキシ系樹脂膜が形成されていることで耐湿性が高く、インクが周囲に流れ出ず信頼性が向上する。

請求項（抜粋）：

半導体チップの表面部分にチャネル領域を有する素子が形成された半導体装置において、前記半導体チップの少なくとも前記チャネル領域上を覆うように形成された第1の樹脂膜と、前記半導体チップの少なくとも周辺部を覆うように形成された第2の樹脂膜と、前記第1、第2の樹脂膜が形成された前記半導体チップの表面全体を覆うように形成された第3の樹脂膜とを備え、前記第1、第2及び第3の樹脂膜のそれぞれの誘電率ε1、ε2及びε3の間には、ε1≦ε2≦ε3の関係が成立することを特徴とする半導体装置。

IPC (8件)：

H01L 23/29 ,  H01L 23/31 ,  B29C 45/02 ,  B29C 45/14 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  B29L 31:34

FI (6件)：

H01L 23/30 B ,  B29C 45/02 ,  B29C 45/14 ,  H01L 23/30 D ,  H01L 29/80 G ,  H01L 29/80 H