パワーMOS素子及びMOS素子の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：森下武一
公報種別：公表公報
出願番号（国際出願番号）：特願2000-594163
公開番号（公開出願番号）：特表2003-515915
出願日： 1999年01月11日
公開日（公表日）： 2003年05月07日
要約：

【要約】第1のドーピングタイプにドーピングされているドリフト領域、第1のドーピングタイプを補足する第2のドーピングタイプにドーピングされ、ドリフト領域に隣接するチャンネル領域及び第1のドーピングタイプにドーピングされ、チャンネル領域に隣接するソース領域を含むパワーMOS素子。このパワーMOS素子は、さらに、ドリフト領域まで延び、絶縁体によってトランジスタ領域から絶縁されている導電材料を含む基本的に平行なゲートトレンチ(12a〜12f)を含んでいる。それぞれのゲートトレンチは接続ゲートトレンチ(22a,22b)によって接続され、ゲート接続部のみが接続ゲートトレンチの接続孔を介して活性ゲートトレンチに、導電状態に接続されている。製造には、三つのフォトリソグラフィのステップで十分であり、第1にはゲートトレンチと接続ゲートトレンチをエッチングするため、第2には接続ゲートトレンチだけでなくソース領域及びチャンネル領域のための接続孔を形成するため、そして最後にはゲート接続部(24)とソース接続部(20)を形成するためのものである。このように、付加的なコストを必要とせずにゲート接続部(24)が素子の中央又は他のどのような場所にも配置できるフレキシブルな配置コンセプトが可能である。また、付加的な製造工程を必要とせず、縁部終端構造(26a,26b)を周囲の浮遊輪又は浮遊電界面というかたちで活性トランジスタ領域の形成と並行して形成することもできる。

請求項（抜粋）：

以下のものを含むパワーMOS素子、第1のドーピングタイプのドーピングを有するドリフト領域(42)、第2のドーピングタイプのドーピングを有するチャンネル領域(44)であり、第2のドーピングタイプは前記第1のドーピングタイプを補足するものであり、チャンネル領域(44)はドリフト領域(42)に隣接している、第1のドーピングタイプのドーピングを有するソース領域(46)であり、ソース領域(46)はチャンネル領域(44)に隣接している、ソース領域(46)及びチャンネル領域(44)を通り、ドリフト領域(42)まで実質的に平行に延びている複数のゲートトレンチ(12)であり、ゲートトレンチは、絶縁体(50)によってソース領域(46)、チャンネル領域(44)及びドリフト領域(42)から電気的に絶縁されている導電材料(52)を含む、ソース領域(46)及びチャンネル領域(44)を通り、ドリフト領域(42)まで延びている接続ゲートトレンチ(22)であり、接続ゲートトレンチ(22)は、絶縁体(50)によってソース領域(46)、チャンネル領域(44)及びドリフト領域(42)から電気的に絶縁されている導電材料(52)を含む、ソース領域(46)に接するソース接続構造(20,60)、チャンネル領域(44)に接するチャンネル接続構造(20,60)、接続ゲートトレンチに接するゲート接続部(24)であり、ゲート接続部(24)は、接続ゲートトレンチの絶縁体(50)を貫通し、導電材料(60)が充填された接続孔を介して、接続ゲートトレンチ(22)の導電材料(52)に接続されている。

IPC (3件)：

H01L 29/78 653 , H01L 29/78 652 , H01L 29/43

FI (3件)：

H01L 29/78 653 A , H01L 29/78 652 F , H01L 29/62 G

Fターム (24件)：

4M104AA01 , 4M104BB01 , 4M104BB02 , 4M104BB04 , 4M104BB14 , 4M104BB40 , 4M104CC05 , 4M104DD37 , 4M104DD43 , 4M104DD65 , 4M104DD75 , 4M104DD78 , 4M104DD84 , 4M104FF02 , 4M104FF18 , 4M104FF22 , 4M104FF26 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG18 , 4M104HH16 , 4M104HH18 , 4M104HH20

前のページに戻る