半導体メモリの検査装置

発明者： ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-286631
公開番号（公開出願番号）：特開平8-094718
出願日： 1994年11月21日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】装置を小型化する。【構成】複数のAND回路741〜745の一方の入力端子を直列に接続し、他方の入力端子にレジスタ回路706に保持された不良情報G<0>〜G<5>を入力する。不良ビットが入力されたAND回路より出力側の方向(上位ビット側)に接続されたAND回路741〜745と入力側の方向(下位ビット側)に接続されたAND回路741〜745の値を変えることで、セレクタ731〜735にて不良ビットに係る信号線の接続を外し、隣接する信号線および予備線に切換接続する。【効果】極めて簡単な構成で不良ビットを補償できる。

請求項（抜粋）：

複数のスキャンレジスタを直列に接続してスキャンパスを構成してなる半導体メモリの検査装置において、前記スキャンレジスタは、外部からの比較イネーブル信号に基づいて外部からの期待データ信号と外部からのデータ入力信号とを比較する比較回路と、外部からのシフトモード制御信号に基づいて、少なくとも外部からの所望の信号と前記データ入力信号とを選択して出力するセレクタ手段と、前記期待データ信号と前記データ入力信号とが等しいときに限って前記比較回路からの信号に基づいて前記セレクタ手段からの出力データが所定のタイミングで取り込まれるフリップフロップ回路と、外部からシフト禁止信号が入力されないときは外部からの周期的なクロック信号に基づく前記所定のタイミングにしたがって前記フリップフロップ回路のデータ取り込みを許容する一方、外部から前記シフト禁止信号が入力されたときは前記フリップフロップ回路のデータを保持するデータ保持手段とを備える半導体メモリの検査装置。

IPC (2件)：

G01R 31/28 , G11C 29/00 303

FI (2件)：

G01R 31/28 B , G01R 31/28 V

前のページに戻る