特許

J-GLOBAL ID：200903058414368984

ダイナミック論理回路

発明者： 乾 重人
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-227496
公開番号（公開出願番号）：特開平11-068549
出願日： 1997年08月08日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】高速かつノイズ耐性の高いダイナミック論理回路の提供。【解決手段】内部のダイナミックノードPC10に接続される、出力端子駆動用のドライバMOSトランジスタについて、評価サイクル時に動作するpMOSトランジスタのみをダイナミックノードに接続し、nMOSトランジスタはプリチャージ信号の反転信号により駆動し、出力端子には、リーク補償用の回路として、弱いラッチもしくはダイナミックノードにより駆動される最小サイズのnMOSトランジスタを接続する。

請求項（抜粋）：

複数のトランジスタにより構成される論理回路網と、前記論理回路網と電源端子間に接続されプリチャージ信号を入力しプリチャージ動作を行うプリチャージトランジスタと、前記論理回路網と接地端子間に接続されプリチャージ信号を入力し前記論理回路網の動作を制御する制御トランジスタと、から構成される論理生成手段と、前記電源端子と出力端子間に接続され前記論理生成手段の評価結果により前記出力端子を充電するトランジスタと、前記接地端子と前記出力端子間に接続され前記プリチャージ信号の反転信号を入力し前記出力端子を放電するトランジスタと、を含む、ことを特徴とするダイナミック論理回路。