特許

J-GLOBAL ID：200903058438421924

半導体装置

発明者： 上田 光一
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-059813
公開番号（公開出願番号）：特開2000-260811
出願日： 1999年03月08日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 半導体チップを回路基板及びガラス基板上にフェースダウンボンディングし、電気的、機械的に接続を行う。最近においては、フリップチップ実装では、大型化且つ高密度化になっており、COGペースト実装においては、液晶表示装置の狭額縁化に伴い半導体チップは細長くなってきているため、半田バンプ溶融後の半田及び、導電性接着剤には、回路基板、ガラス基板と半導体チップの熱膨張係数の違いにより、熱応力が半田バンプ溶融後の半田及び導電性接着剤に集中し、回路基板と半田、ガラス基板と導電性接着剤間で剥離を起こす【解決手段】 本発明の半導体チップの構造は、半導体チップの裏面に、スリットを多数設けることで、回路基板、ガラス基板の反りに半導体チップが習うことになるため、回路基板と半田バンプ溶融後の半田、ガラス基板と導電性接着剤に発生する熱膨張差により生じる内在応力を緩和することができる。

請求項（抜粋）：

回路基板と、回路基板上に設ける電極パッドと、半導体チップと半導体チップ上に設けた突起電極とをフェイスダウンボンディング接続した回路であって、半導体チップの裏面には、基板の反りによるフェイスダウンボンディング接続された半導体チップの応力緩和のためのスリットを設けることを特徴とする半導体装置。

Fターム (7件)：

5F044KK04 ,  5F044KK06 ,  5F044KK11 ,  5F044LL01 ,  5F044LL07 ,  5F044QQ00 ,  5F044QQ01