特許
J-GLOBAL ID：200903058438728337
クロック異常検出回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-181432
公開番号（公開出願番号）：特開平6-029800
出願日： 1992年07月09日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】 本発明は、入力クロックの周波数異常を容易に検出することができるクロック異常検出回路を提供することを目的とする。【構成】 PLO10に入力するクロックを1/Nに分周する入力カウント部20と、PLO10から出力するクロックを1/Nに分周し、かつ、スリップパルスを入力したときは出力パルスを所定量スリップさせる出力カウント部30と、これら2つのカウント部20,30の出力パルスの位相を比較し、所定の位相ずれを検出すると、スリップパルスを出力する位相比較部40と、位相比較部40から出力するスリップパルスをカウントし、一定時間内に所定数のパルスをカウントするとクロック異常としてクロック異常信号を出力するスリップカウンタ部50とで構成する。
請求項（抜粋）：
入力クロックを用いて該入力クロックに同期したクロックを生成する位相同期発振器(10)からの出力クロックにより、該入力クロックの周波数異常を検出するクロック異常検出回路に関して、該位相同期発振器(10)に入力するクロックを1/Nに分周し、カウント値”n”のパルスを生成する入力カウント部(20)と、該位相同期発振器(10)から出力するクロックを1/Nに分周してカウント値”m”のパルスを生成し、かつ、スリップパルスを入力して生成パルス値を所定量スリップさせる出力カウント部(30)と、該入力カウント部(20)の出力n値パルスと該出力カウント部(30)の出力m値パルスとを比較し、所定の位相ずれを検出するとスリップするためのスリップパルスを生成する位相比較部(40)と、該位相比較部(40)から出力されるスリップパルスを累積し、一定時間に所定数をカウントするとクロック異常情報を出力するスリップカウント部(50)とで構成することを特徴とするクロック異常検出回路。
IPC (3件)：
H03K 5/19
, H04L 7/00
, H04L 7/033
