特許

J-GLOBAL ID：200903058446059231

メモリ管理装置

発明者： 吉羽 治峰
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-018702
公開番号（公開出願番号）：特開平5-216745
出願日： 1992年02月04日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】 制御プロセッサの制御動作に応じて、固定長単位領域に分割されたメモリを不連続的に必要個数用いて任意長のバッファを構成できるようにメモリのアドレス空間の使用状況を管理する。【構成】 制御プロセッサ2がメモリ1のバッファ領域に制御情報を書き込み制御動作を行う場合に必要バッファ単位領域数をバッファ管理ブロック6に指定すれば、バッファ管理ブロック6は論理アドレス単位領域空塞管理ブロック5を制御してFIFOメモリ7から未使用論理アドレス単位領域の先頭アドレスを取り出してアドレス変換メモリ4へアドレス情報として送出し、またバッファ管理ブロック6はバッファ単位領域空塞管理ブロック3を制御してFIFOメモリ9から必要数の未使用バッファ単位領域の先頭アドレスをFIFOメモリ9から取り出してアドレス変換メモリ4へメモリ・データとして送出する。

請求項（抜粋）：

制御プロセッサがメモリ内のバッファ領域に情報の読み書きを行うことによって各種の制御動作を行う制御装置のメモリ管理装置であって、下位アドレスで指定される一定のメモリアドレス範囲のメモリ領域であって、かつ上位アドレスによって各メモリ領域が区別されるバッファ単位領域に分割されたメモリと、上記制御プロセッサからその制御動作内容に対応した論理アドレスが設定されると、その論理アドレスのメモリ領域に上記バッファ単位領域の中からその未使用バッファ単位領域の上位アドレスをメモリ・データとして保持するアドレス情報保持手段とを備え、上記制御プロセッサはその制御動作において上記メモリ内の未使用バッファ領域にアクセスする場合、制御プロセッサが出力する論理アドレスを上記アドレス情報保持手段へアドレス情報として入力してそのアドレスのメモリ・データ出力を上記メモリ内の未使用バッファ領域の上位アドレスとすることを特徴とするメモリ管理装置。