特許
J-GLOBAL ID：200903058447371336
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-069667
公開番号（公開出願番号）：特開平8-264662
出願日： 1995年03月28日
公開日（公表日）： 1996年10月11日
要約：
【要約】【目的】 本発明は、微細MOS型半導体装置において、良好な電気的特性を得る製造方法を開発する。【構成】 一導電型と反対導電型の素子形成領域を有する半導体基板上にゲート絶縁膜およびゲート電極を形成し、一導電型素子形成領域のみが開口した第1の絶縁膜を形成し、不純物拡散により一導電型の素子形成領域に反対導電型のソース・ドレイン領域を形成し、半導体基板全面にシリコン窒化膜を形成し、反対導電型の素子形成領域上のシリコン窒化膜および第1の絶縁膜を除去し、反対導電型の素子形成領域上のゲート電極の側壁に一導電型の不純物を含む第2の絶縁膜のサイドウォールスペーサを形成し、熱処理によりサイドウォールスペーサから一導電型の不純物を固相拡散して、反対導電型の素子形成領域に一導電型のソース・ドレイン領域を形成する。
請求項（抜粋）：
一導電型と反対導電型の素子形成領域を有する半導体基板上に、ゲート絶縁膜およびゲート電極を形成する工程と、前記一導電型素子形成領域のみが開口した第1の絶縁膜を形成する工程と、不純物拡散により前記一導電型の素子形成領域に反対導電型のソース・ドレイン領域を形成する工程と、半導体基板全面にシリコン窒化膜を形成する工程と、前記反対導電型の素子形成領域上の該シリコン窒化膜および該第1の絶縁膜を除去する工程と、前記反対導電型の素子形成領域上のゲート電極の側壁に一導電型の不純物を含む第2の絶縁膜のサイドウォールスペーサを形成する工程と、次いで、熱処理により該サイドウォールスペーサから一導電型の不純物を固相拡散して、前記反対導電型の素子形成領域に一導電型のソース・ドレイン領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/8238
, H01L 27/092
, H01L 29/78
H01L 27/08 321 E
, H01L 29/78 301 S
