特許

J-GLOBAL ID：200903058447936368

半導体装置の製造方法

発明者： 深田 毅
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-250162
公開番号（公開出願番号）：特開平6-104244
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】 最適時に電気化学エッチングを終了させることができる半導体装置の製造方法を提供することにある。【構成】 p型の単結晶シリコンウェハ35上に、薄膜のn型のエピタキシャル層36を形成する。そして、エピタキシャル層36におけるスクライブライン上に、アルミ40を形成する。さらに、KOH水溶液76中に単結晶シリコンウェハ35を浸漬した状態でアルミ40を介した電気化学エッチングを行い、通電電流のピーク後の一定電流への変曲点で電気化学エッチングを終了することにより単結晶シリコンウェハ35の所定領域を除去し、エピタキシャル層36の所定領域を残す。最後に、スクライブライン上を裁断してチップ化する。

請求項（抜粋）：

第1導電型の単結晶半導体基板上に、薄膜の第2導電型の単結晶半導体膜を形成する第1工程と、前記第2導電型の単結晶半導体膜におけるスクライブライン上に、導電材を形成する第2工程と、KOH系エッチング液中に前記単結晶半導体基板を浸漬した状態で前記導電材を介した電気化学エッチングを行い、通電電流のピーク後の一定電流への変曲点で電気化学エッチングを終了することにより前記単結晶半導体基板の所定領域を除去し、前記第2導電型の単結晶半導体膜の所定領域を残す第3工程と、スクライブライン上を裁断してチップ化する第4工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/306 ,  H01L 29/84

引用特許：

審査官引用 (3件)

• 特開平1-291429
  
• 特開昭61-030039
  
• 特開昭63-144522