特許
J-GLOBAL ID：200903058455550061
メモリモジユール及びその不良ビツトテーブル設定方法
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-244639
公開番号（公開出願番号）：特開平5-053926
出願日： 1991年08月29日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 ウエハプロセッサ等の高価な設備を用いることなく、歩留りを向上させて、コストを低減する。【構成】 メモリモジュール10は、複数のメモリチップM0〜M7を用いて所望の記憶容量が実現されている。又、このメモリモジュール10は、不良ビット代替手段14を備えており、前述のメモリチップM0〜M7の不良ビットの補償が可能である。従って、メモリチップM0〜M7の歩留りを向上させて、コストを低減することができる。又、この際には、高価な設備は不要である。
請求項（抜粋）：
複数のメモリチップを用いて所望の記憶容量を実現したメモリモジュールにおいて、不良ビットのアクセスを検知し、代替ビットを選択する不良ビット代替手段を具備することを特徴とするメモリモジュール。
IPC (3件)：
G06F 12/16 310
, G11C 29/00 301
, H01L 21/82
