特許

J-GLOBAL ID：200903058461616147

半導体記憶装置のキャパシタの製造方法

発明者： 吉留 省吉
出願人/特許権者： 宮崎沖電気株式会社 ,  沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-056155
公開番号（公開出願番号）：特開平9-246491
出願日： 1996年03月13日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 抵抗値の上昇を抑え、記憶装置のアクセススピードの向上、及び動作マージン範囲の拡大化を図り、歩留りの良好な半導体記憶装置のキャパシタの製造方法を提供する。【解決手段】 半導体記憶装置のキャパシタの製造方法において、ゲート電極24及び拡散層25を有するトランジスタを半導体基板21上に形成する工程と、前記半導体基板21上に絶縁膜26を被着した後、前記拡散層25上におけるその絶縁膜26を除去して開口部27を形成する工程と、前記開口部27を含む前記半導体基板21上に蓄積電極28を形成すると同時にその蓄積電極28と同材料からなる薄膜29を前記絶縁膜26上に残す工程と、その薄膜29及び蓄積電極28の表面をシリコン窒化膜30に変える工程と、前記蓄積電極28の露出面にシリコン窒化膜31を形成すると共に、このシリコン窒化膜31の全面にプレート電極33を形成する工程とを順に施す。

請求項（抜粋）：

(a)ゲート電極及び拡散層を有するトランジスタを半導体基板上に形成する工程と、(b)前記半導体基板上に絶縁膜を被着した後、前記拡散層上における絶縁膜を除去して開口部を形成する工程と、(c)前記開口部を含む前記半導体基板上に蓄積電極を形成すると同時に該蓄積電極と同材料からなる薄膜を絶縁膜上に残す工程と、(d)該薄膜及び前記蓄積電極の表面をシリコン窒化膜に変える工程と、(e)前記蓄積電極の露出面にシリコン窒化膜を形成すると共に、該シリコン窒化膜の全面にプレート電極を形成する工程とを順に施すことを特徴とする半導体記憶装置のキャパシタの製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/316 ,  H01L 21/318

FI (4件)：

H01L 27/10 621 Z ,  H01L 21/316 C ,  H01L 21/318 B ,  H01L 27/10 651