特許
J-GLOBAL ID：200903058505833140
スナバ回路及びそれを用いた電力変換装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-197537
公開番号（公開出願番号）：特開平9-047013
出願日： 1995年08月02日
公開日（公表日）： 1997年02月14日
要約：
【要約】【目的】 過電圧抑制効果の向上と低損失化とを両立させることが可能で、かつ、負荷電流の制御性能を改善することができるスイッチング素子のスナバ回路。【構成】 IGBTQ1の入出力端子間に第1のスナバダイオードDs1と第1のキャパシタC1との直列回路が接続され、Ds1に並列に第2のキャパシタC2、第2のスナバダイオードDs2、抵抗R1からなる充放電回路手段が接続される。IGBTQ1のオン動作に伴って、C1からIGBTQ1と充放電回路手段とを経てC1に戻る閉回路を形成して充放電回路手段のC2に電圧を充電させ、この充電電圧でDs1を逆バイアスさせると共に、IGBTQ1のオフ動作に伴って、C1に充電した電圧を放電させる。【効果】 従来技術によるスナバ回路に比べて、同じ電流を遮断した場合にIGBTQ1に印加される電圧を低減させ、スナバ回路のキャパシタが放電する際の損失をも低減させることができる。
請求項（抜粋）：
電源から負荷に供給する負荷電流の通流と遮断とを制御するスイッチング素子のスナバ回路において、前記スイッチング素子の入出力端子間に接続された第1、第2の2つのキャパシタを有し、前記スイッチング素子のオン時、前記第1のキャパシタから第2のキャパシタにエネルギーを供給し、前記スイッチング素子に印加される両キャパシタの充電電圧を相殺させると共に、前記スイッチング素子のオフ時に、前記素子の電圧が所定値以下では、2つのキャパシタの直列合成容量により、また、前記素子の電圧が所定値以上では、第1のキャパシタの単独容量で、スイッチング素子に印加される電圧を抑制することを特徴とするスナバ回路。
IPC (2件)：
FI (2件)：
H02M 1/00 E
, H03K 17/16 M
