特許

J-GLOBAL ID：200903058516285706

半導体集積回路装置

発明者： 田中 裕二 ,  佐々木 敏夫 ,  柳沢 一正 ,  田中 均 ,  佐藤 潤 ,  宮本 崇 ,  小山田 太郎 ,  青木 康伸
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-286117
公開番号（公開出願番号）：特開平11-110963
出願日： 1997年10月02日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】 要求に応じて柔軟に回路規模が対応できるようにしたRAM及び使い方に自由度と効率化とを持つRAMを備えた半導体集積回路装置を提供する。【解決手段】 論理回路と混在して搭載されるRAMとして、複数のワード線と複数のビット線の交点に複数からなるメモリセルが配置されてなるメモリアレイと、上記ワード線とビット線の選択動作を行うアドレス選択回路とを含むメモリマットの複数個に対して1つの制御回路を共通に設ける構成とし、必要な記憶容量に対応してメモリマット数を決めるようにするとともに、上記複数個のメモリマットのうち同時にワード線が選択されるものの数を上記制御回路により切り換え可能にする。

請求項（抜粋）：

複数のワード線と複数のビット線の交点に複数からなるメモリセルが配置されてなるメモリアレイと、上記ワード線とビット線の選択動作を行うアドレス選択回路を含むメモリマットの複数個と、上記複数個のメモリマットに対して共通に設けられる制御回路とを備え、上記複数個のメモリマットのうち同時にワード線が選択されるメモリマットの数を上記制御回路により切り換え可能にしてなる半導体記憶回路を搭載してなることを特徴とする半導体集積回路装置。

IPC (6件)：

G11C 11/401 ,  G11C 11/41 ,  G11C 11/407 ,  H01L 27/10 471 ,  H01L 27/108 ,  H01L 21/8242

FI (6件)：

G11C 11/34 362 H ,  H01L 27/10 471 ,  G11C 11/34 301 E ,  G11C 11/34 354 D ,  G11C 11/34 354 F ,  H01L 27/10 681 E