特許
J-GLOBAL ID：200903058537049689
半導体パッケージ
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-182773
公開番号（公開出願番号）：特開平8-031866
出願日： 1994年07月12日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 半導体素子の電気特性の検査を確実に行うことができ、かつ基板等への実装面積を縮小することができるようにする。【構成】 半導体パッケージ40は、半導体素子1と、リード2がフィルム基材3上に形成されたフィルムキャリア30とからなり、半導体素子1とインナーリード2bとがバンプ10を介して接続され、フィルム基材3上に位置するリード2上に金属球20が接合されている。金属球20の外方位置で後に切断可能なフィルム基材3上のリード2のテストパッドを用いて電気特性を検査した後、金属球20よりも外側の余分なフィルム基材3を切断し、金属球20を介して基板に接続する。フィルム基材3から突出させたアウターリードを使用しないので、確実な接続ができると共に、実装面積を縮小でき、また、完全に良品のパッケージ40のみを使用できる。
請求項（抜粋）：
絶縁性フィルム基材上に導体リードが形成され、この導体リードのインナーリードに半導体素子が接続されている半導体パッケージにおいて、前記フィルム基材上に位置する前記導体リード上に、外部接続のための導電性部材が接合されていることを特徴とする半導体パッケージ。
引用特許：
前のページに戻る
