半導体装置の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-072801
公開番号（公開出願番号）：特開平8-274043
出願日： 1995年03月30日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】ゲート電極と拡散層との短絡を防止するためのサイドウォールがシリコンゲート電極からせり出す構造を容易に形成し、かつ素子分離領域に悪影響を与えない半導体装置の製造方法を提供する。【構成】パターニングされたシリコンゲート電極105とスペース形成膜となるPSG膜106からゲート電極構造108を形成し、ゲート電極構造108の側壁にシリコン窒化膜からなる第1のサイドウォール111を形成し、第1のサイドウォール111上にシリコン酸化膜からなる第2のサイドウォール112を形成し、無水フッ酸蒸気に曝してPSG膜106を除去することによりシリコンゲート電極105上に空間107を形成し、シリコンゲート電極上の空間107およびソースおよびドレイン領域115A,115B上に選択的に高融点金属あるいは高融点金属シリサイドを形成する。

請求項（抜粋）：

素子分離領域により区画された半導体基板の活性領域上にゲート酸化膜を形成する工程と、全面に非晶質もしくは多結晶のシリコン膜を堆積する工程と、前記素子分離領域およびシリコン窒化膜に対して十分な選択比をもって除去可能なスペース形成膜を前記シリコン膜上に堆積する工程と、前記スペース形成膜および前記シリコン膜を同一平面形状のゲート電極構造にパターニングする工程と、シリコン窒化膜を堆積する工程と、異方性エッチング法により前記ゲート電極構造の側壁に前記シリコン窒化膜からなる第1のサイドウォールを形成する工程と、シリコン酸化膜を堆積する工程と、異方性エッチング法により前記第1のサイドウォール上に前記シリコン酸化膜からなる第2のサイドウォールを形成する工程と、露出した前記スペース形成膜を減圧下で無水フッ酸蒸気に曝す方法によりエッチング除去して前記ゲート電極構造においてゲート電極を構成している前記シリコン膜の上面を露出させ、前記第1および第2のサイドウォールのうち少なくとも前記シリコン窒化膜から構成されている前記第1のサイドウォールを残す工程と、ソースおよびドレイン領域を形成する工程と、ゲート電極を構成している前記シリコン膜上ならびに前記ソースおよびドレイン領域上に選択的に高融点金属あるいは高融点金属シリサイドを形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/28 301 , H01L 21/28 , H01L 21/8238 , H01L 27/092 , H01L 29/78 , H01L 21/336

FI (5件)：

H01L 21/28 301 A , H01L 21/28 301 R , H01L 21/28 301 T , H01L 27/08 321 F , H01L 29/78 301 P

前のページに戻る