特許
J-GLOBAL ID：200903058555278369
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-280993
公開番号（公開出願番号）：特開平7-135295
出願日： 1993年11月10日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】半導体集積回路装置の機能セルとI/Oセル間の配線を最短にかつバラツキのないものとすることにより、半導体チップ間の高速動作を実現する。【構成】機能セル3をインターフェイスセル1(以下I/Oセルと称す)に隣接配置をおこなうことにより、機能セル3とI/Oセル1間の配線4を最短にかつバラツキのないものとする。これにより機能セル3とI/Oセル1間配線4による配線遅延の最短化およびバラツキの低減をおこない、チップ間のタイミング制約を保証しチップ間の高速動作を実現する。
請求項（抜粋）：
複数のトランジスタ素子または複数の受動素子を所定の配線接続をして所望の論理動作をする基本セルおよび前記基本セルを複数個含み所望の論理機能動作をする複数の機能ブロックセルならびに前記基本セルおよび前記機能ブロックセルのそれぞれの出力信号を受け外部信号として出力しまたは外部信号を受け前記基本セルおよび前記機能ブロックのそれぞれへ信号伝達するインターフェイスセルのそれぞれを半導体基板上の一主面上に配列して成る半導体集積回路装置において、前記基本セルおよび前記機能ブロックのそれぞれが配置された第1の配置領域の周辺の4辺の外側と前記第1の配置領域を囲むようにかつこの第1の配置領域の前記4辺に沿って前記インターフェイスセルの複数が配置された第2の配置領域の周辺の4辺の内側とに挟まれた第3の配置領域内に保持機能セルの複数個が隣接配置され、前記保持機能セルの出力信号が前記インターフェイスセルを介して外部に伝達されることを特徴とする半導体集積回路装置。
IPC (2件)：
引用特許：
前のページに戻る
