特許
J-GLOBAL ID：200903058557671122

ディジタルフィルタおよびそれを用いた直交変調装置

発明者：
臼居 隆志

臼居 隆志 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-155573
公開番号（公開出願番号）：特開平7-038381
出願日： 1993年06月25日
公開日（公表日）： 1995年02月07日
要約：
【要約】【目的】 回路規模を大幅に削減可能であるにもかかわらず高性能なディジタルフィルタおよびこれを用いた直交変調装置を提供することを目的とする。【構成】 セレクタ10は、2種類のディジタル形式の基底帯域信号を時分割多重化する。遅延回路11は全体として7段のシフトレジスタを構成する。なお、遅延回路11a、11c、11e、11gの出力に現れる基底帯域信号は同一の種類となる。係数発生回路12、遅延された基底帯域信号とそれぞれ乗算回路13において乗算されるディジタル形式のフィルタ係数(h1 〜h4 )を発生する。加算回路14は、全体として各乗算回路13から出力されるディジタル形式の乗算結果(m1 〜m4 )の総和を計算し、フィルタリング結果として出力する。
請求項（抜粋）：
複数のディジタル形式の入力信号をそれぞれ独立にフィルタリングし、該フィルタリング結果を入力信号数に対応した所定のタイムスロットに時分割多重化した形式で出力する所定のタップ数を有するディジタルフィルタであって、前記各入力信号をそれぞれ入力信号数に対応した周期で所定のタイムスロットに順次割り当てて時分割多重化して多重化信号とする多重化手段と、前記多重化信号に前記所定のタイムスロットの数に所定時間を乗じた所定の単位時間の遅延を順次与える少なくとも1個の遅延手段と、前記多重化手段および前記遅延手段のそれぞれに対応して設けられ、前記多重化信号および前記各遅延手段から出力される同一種類の前記入力信号それぞれに所定の係数を乗算し、それぞれの乗算結果の総和を算出してフィルタリング結果として出力する乗算および加算手段とを有するディジタルフィルタ。
IPC (4件)：
H03H 17/02 ,  H03H 17/06 ,  H04L 27/20 ,  H04L 27/36
引用特許：
審査官引用 (27件)
  • 特開平3-154458
  • 特開平4-239245
  • 特開昭62-202611
全件表示

前のページに戻る

TOP

BOTTOM