特許
J-GLOBAL ID：200903058558863300
パイプライン状処理装置構成方式
発明者：
,
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平5-044806
公開番号（公開出願番号）：特開平6-259391
出願日： 1993年03月05日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】 処理ユニット間のアクセスの競合を少なくし、かつ各段に必要な処理ユニット数の変更を容易にする。【構成】 処理ユニットを、入力データを格納するメモリと、第1および第2の入力データバスのいずれかの入力データをメモリに格納すると共に、第1の出力データバスから出力する第1の切り換え手段と、メモリ内の入力データを処理し出力データとするプロセッサと、この出力データと第2の入力データバスからの入力データとの競合制御を行い、どちらかのデータを第2の出力データバスに出力する競合制御手段と、第2の入力データバスからの入力データを競合制御手段に選択的に入力する第2の切り換え手段とから構成し、第1の出力データバスは次段の処理ユニットの第1の入力データバスに、また第2の出力データバスは次段の第2の入力データバスに順次接続した上、前記第1および第2の切り換え手段を制御し、同一段が1または並列接続された複数の処理ユニットで構成する。
請求項（抜粋）：
複数の処理ユニットを多段に縦続接続して構成するパイプライン状処理装置の構成方式であって、各処理ユニットを入力データを格納するメモリと、第1の入力データバスおよび第2の入力データバスのうちいずれか一方を選択し、この選択した入力データバスから入力された入力データを前記メモリに格納すると共に、第1の出力データバスから出力する第1の切り換え手段と、前記メモリに格納された入力データに対して予め設定された処理を施して出力するプロセッサと、このプロセッサの出力データと第2の入力データバスから入力される入力データとの競合制御を行い、いずれか一方のデータを選択して第2の出力データバスに出力する競合制御手段と、第2の入力データバスから入力される入力データを前記競合制御手段に選択的に入力する第2の切り換え手段とから構成し、第1の出力データバスは次段の処理ユニットの第1の入力データバスに順次接続し、第2の出力データバスは次段の処理ユニットの第2の入力データバスに順次接続した上、各処理ユニット内の第1および第2の切り換え手段の切り換え状態の切り換え制御により、同一段が1または並列接続された複数の処理ユニットから成るパイプライン状処理装置を構成することを特徴とするパイプライン状処理装置構成方式。
IPC (2件)：
G06F 15/16 400
, G06F 9/38 310
