特許

J-GLOBAL ID：200903058585142852

キャッシュメモリシステム

発明者： 佐々木 徹 ,  笹井 清隆
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-051757
公開番号（公開出願番号）：特開平6-075856
出願日： 1988年06月27日
公開日（公表日）： 1994年03月18日
要約：

【要約】【目的】 この発明は、SRAMとDRAMを混用して、構成の大型化を招くことなく、大容量化ならびに高速化を達成することができるキャッシュメモリシステムを提供することを目的とする。【構成】 この発明は、命令を格納するDRAMからなる命令用キャッシュメモリ31と、命令の操作対象となるオペランドデータを格納するSRAMからなるデータ用キャッシュメモリ33とから構成される。

請求項（抜粋）：

命令を格納するDRAM(ダイナミック型のランダム・アクセス・メモリ)からなる命令用キャッシュメモリと、前記命令の操作対象となるオペランドデータを格納するSRAM(スタティック型のランダム・アクセス・メモリ)からなるデータ用キャッシュメモリとを有することを特徴とするキャッシュメモリシステム。

IPC (3件)：

G06F 12/08 310 ,  G11C 11/41 ,  G11C 11/401

FI (2件)：

G11C 11/34 Z ,  G11C 11/34 362 F

引用特許：

審査官引用 (3件)

• 特開昭60-225262
  
• 特開昭62-084350
  
• 特開昭63-098749