特許

J-GLOBAL ID：200903058603551099

半導体装置

発明者： 野原 晴夫 ,  小林 英行 ,  成毛 康雄 ,  中内 孝浩
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-022913
公開番号（公開出願番号）：特開2005-217246
出願日： 2004年01月30日
公開日（公表日）： 2005年08月11日
要約：

【課題】 ソフトエラー耐性の良いSRAMを提供する。【解決手段】 半導体装置は、ポリシリコンからなるゲート電極15と、前記ゲート電極の表面に設けられたサリサイド膜22と、前記ゲート電極上に設けられたコンタクト26とを具備し、前記ゲート電極と接触する部分を含む前記コンタクト26aの周囲には前記サリサイド膜22が存在しない領域14を有している。【選択図】 図5

請求項（抜粋）：

フリップフロップを用いたSRAMセルを有する半導体装置において、 ポリシリコンからなるゲート電極と、 データを保持する拡散層領域と、 前記ゲート電極上に設けられ、前記データを保持する拡散層領域と前記ゲート電極とを接続するコンタクトと、 前記コンタクトと接続される領域近傍を除く前記ゲート電極の表面に設けられたサリサイド膜とを具備したことを特徴とする半導体装置。

IPC (5件)：

H01L21/8244 ,  H01L21/28 ,  H01L27/11 ,  H01L29/423 ,  H01L29/49

FI (3件)：

H01L27/10 381 ,  H01L21/28 301D ,  H01L29/58 G

Fターム (23件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD34 ,  4M104DD81 ,  4M104DD84 ,  4M104DD88 ,  4M104FF06 ,  4M104FF14 ,  4M104GG16 ,  5F083BS08 ,  5F083BS18 ,  5F083BS46 ,  5F083GA18 ,  5F083JA35 ,  5F083JA53 ,  5F083LA01 ,  5F083MA01 ,  5F083NA01 ,  5F083NA08 ,  5F083PR33 ,  5F083PR36

引用特許：

出願人引用 (1件)

• USP-6529401