消費電力セービング回路及びその制御方法

発明者： ,
出願人/特許権者：
代理人 (1件)：阪本清孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-183547
公開番号（公開出願番号）：特開平7-020964
出願日： 1993年06月30日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】消費電力のセーブ効率を良くした消費電力セービング回路及びその制御方法を提供する。【構成】 CPU1からパワーセーブモード開始命令を受け取ったイベント制御回路5が全体を制御して、パワーセーブモード移行した時は、タイマカウンタ2′とクロックを供給する低周波水晶発振回路6だけを動作させ、通常モード時にCPU1に高周波クロックを供給していた高周波水晶発振回路3と、順次分周して低周波クロックをタイマカウンタ2′に供給していた多段分周回路4とを停止する消費電力セービング回路及びその制御方法である。

請求項（抜粋）：

パワーセーブモードを有するCPUと、パワーセーブモード時間のカウントを行うタイマカウンタと、前記CPUに高周波クロックを供給する高周波発振回路と、前記高周波発振回路から発生する高周波クロックを順次分周して低周波クロックを発生させる多段分周回路とを有する消費電力セービング回路において、パワーセーブモードに移行した時に前記タイマカウンタに低周波クロックを供給する低周波発振回路と、前記タイマカウンタへ入力されるクロックを選択するクロック選択スイッチと、前記高周波発振回路の出力を制御する出力制御回路と、前記高周波発振回路と前記低周波発振回路の起動・停止指示を行い、前記クロック選択スイッチの切り換え指示を行い、前記出力制御回路の制御指示を行い、パワーセーブモード移行時に前記CPUからパワーセーブモード開始命令を受け取り、前記タイマカウンタの起動指示を行い、パワーセーブモード解除時に前記タイマカウンタからタイマカウント完了信号を受け取り、前記CPUにパワーセーブモード解除用の割込みを行うイベント制御回路とを設けたことを特徴とする消費電力セービング回路。

IPC (4件)：

G06F 1/04 301 , H04B 1/04 , H04B 1/16 , H04B 1/40

引用特許：

出願人引用 (3件)

特開平1-134616
特開平4-348410
特開昭60-251418

審査官引用 (1件)

特開平1-134616

前のページに戻る