特許

J-GLOBAL ID：200903058616223040

電圧比較回路、及びアナログ・ディジタル変換器

発明者： 工藤 正樹 ,  丹場 裕子 ,  山木戸 一夫
出願人/特許権者： 株式会社日立製作所 ,  日立東部セミコンダクタ株式会社
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平3-357024
公開番号（公開出願番号）：特開平5-175803
出願日： 1991年12月25日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 低電圧、低消費電力で、かつ高速、高精度の電圧比較動作が可能な電圧比較回路を提供することにある。【構成】 入力電圧を差動増幅して出力端子に相補的な信号を出力すると共に前記出力端子を選択的に短絡可能な第1スイッチ回路を有する差動増幅回路4と、差動増幅回路の夫々の出力端子に入力端子が結合されたクロックドインバータ5,6と、前記クロックドインバータの出力を選択的に短絡させる第2スイッチ回路M8と、前記夫々のクロックドインバータから出力される相補信号を保持するラッチ回路9,10と、を含めて電圧比較回路を構成する。第1スイッチ回路をオフ状態にした後の所定タイミングを以って前記クロックドインバータ5,6を活性化して前記ラッチ回路9,10にデータラッチ動作をさせ、前記データラッチ動作期間においては第2スイッチ回路M8をオフ状態に制御する。

請求項（抜粋）：

2個の入力端子に与えられる電圧を差動増幅して2個の出力端子に相補的な信号を出力すると共に前記2個の出力端子を選択的に短絡可能な第1スイッチ回路を有する差動増幅回路と、差動増幅回路の夫々の出力端子に入力端子が結合されたクロックドインバータと、前記クロックドインバータの出力を選択的に短絡させる第2スイッチ回路と、前記夫々のクロックドインバータから出力される相補的な信号を個別的に保持するためのラッチ回路と、を含んで成るものであることを特徴とする電圧比較回路。

IPC (3件)：

H03K 5/08 ,  H03F 3/45 ,  H03M 1/12

引用特許：

審査官引用 (3件)

• 特開昭59-002420
  
• 特開平3-157012
  
• 特開平2-145013