特許
J-GLOBAL ID:200903058647299095
電子デバイスの製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
,
代理人 (3件):
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別:公開公報
出願番号(国際出願番号):特願2003-043662
公開番号(公開出願番号):特開2004-253671
出願日: 2003年02月21日
公開日(公表日): 2004年09月09日
要約:
【課題】レジストパターンの解像不良の発生を抑制し、解像不良に起因す不良配線の発生を低減した埋め込み多層配線構造を有する半導体装置を提供する。【解決手段】エッチングストッパ膜4に達するビアホール7を形成した後、ビアホール7が開口した状態のままで300〜400°Cでアニール処理を行う。アニール方法は、ホットプレートを用いた方法でも、熱処理炉を用いた方法でも良いが、製造済みの下層配線20に与える影響を抑えるためには、ホットプレートで5分から10分程度の短時間加熱を行う。これにより上部保護膜6と低誘電率層間絶縁膜5との界面に滞留した副生成物、およびエッチングストッパ膜4と低誘電率層間絶縁膜5との界面に滞留した副生成物が放出され、副生成物の残留量を減少させることができる。【選択図】 図5
請求項(抜粋):
下地層と、前記下地層上に配設された絶縁体のエッチングストッパ膜と、前記エッチングストッパ膜上に配設された層間絶縁膜と、前記下地層の上主面内に埋め込まれた下層配線と、前記層間絶縁膜の上主面内に埋め込まれた上層配線と、前記下層配線と前記上層配線とを電気的に接続するコンタクト部とを備えた電子デバイスの製造方法であって、
(a)前記層間絶縁膜を選択的に除去して、前記層間絶縁膜を貫通して前記エッチングストッパ膜上に到達するホールを形成する工程と、
(b)前記ホールを開口した状態で熱処理を行う工程と、
(c)前記ホール内にディープ紫外光で硬化する有機樹脂を充填し、前記有機樹脂を前記ディープ紫外光で硬化させて埋め込みプラグを形成する工程と、
(d)化学増幅レジストをエッチングマスクとして用いて、前記層間絶縁膜および前記埋め込みプラグを選択的に除去して、前記層間絶縁膜の前記上主面内に、前記上層配線を埋め込むための溝パターンを形成する工程と、
(e)前記ホール内に残る前記埋め込みプラグを除去して、前記溝パターンと前記ホールとが連通した構成を得る工程と、
(f)前記エッチングストッパ膜を選択的に除去して、前記下層配線を露出させる工程と、
(g)前記溝パターンおよび前記ホール内に導電体材料を充填して前記上層配線および前記コンタクト部を同時に形成する工程と、を備える電子デバイスの製造方法。
IPC (1件):
FI (1件):
Fターム (58件):
5F033HH07
, 5F033HH11
, 5F033HH13
, 5F033HH19
, 5F033HH21
, 5F033HH23
, 5F033HH27
, 5F033HH32
, 5F033HH33
, 5F033JJ01
, 5F033JJ07
, 5F033JJ11
, 5F033JJ13
, 5F033JJ19
, 5F033JJ21
, 5F033JJ23
, 5F033JJ27
, 5F033JJ32
, 5F033JJ33
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033QQ00
, 5F033QQ01
, 5F033QQ04
, 5F033QQ09
, 5F033QQ10
, 5F033QQ12
, 5F033QQ21
, 5F033QQ25
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033QQ54
, 5F033QQ73
, 5F033QQ74
, 5F033QQ92
, 5F033QQ96
, 5F033RR01
, 5F033RR06
, 5F033RR08
, 5F033RR09
, 5F033RR21
, 5F033RR23
, 5F033SS11
, 5F033SS22
, 5F033WW00
, 5F033WW03
, 5F033WW09
, 5F033XX00
, 5F033XX24
引用特許: