特許
J-GLOBAL ID：200903058649711406
IC試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-073280
公開番号（公開出願番号）：特開平6-011549
出願日： 1993年03月31日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】 任意のテストサイクルでテストチャンネル毎に独立して論理比較を行うことが可能なIC試験装置を提供する。【構成】 各テストチャンネルCH1 〜CHN に入力信号レベルをストローブSTRB1とSTRB2で論理判定するレベル/タイミング比較部201 〜20Nと、その論理判定結果を期待値信号EXP1 〜EXPN と論理比較し、比較制御信号CPE1,CPE2に従って論理比較結果を出力するか禁止する論理比較部301 〜30N が設けられている。更に、各テストチャンネルに対応してモード切り換え回路81 〜8N と、モード切り換え信号発生部131 〜13N が設けられる。各モード切り換え回路は対応するチャンネルのモード切り換え信号CONT1,CONT2,CONT3と論理演算により比較制御信号CPE1,CPE2を所望に変更し、対応するチャンネルのピン制御信号に従って対応する論理比較部30に与えるか否か制御する。
請求項（抜粋）：
それぞれが入力信号のレベルを所望のタイミングで論理判定するレベル/タイミング比較部と、その論理判定結果をパターン発生手段により発生された期待値信号と論理比較し、その論理比較結果を比較制御信号に従って出力するか禁止する論理比較部とを含む複数のテストチャンネルを有するIC試験装置において、上記テストチャンネルに対応してそれぞれピン制御信号を生成するピン制御信号発生手段と、各上記テストチャンネルに対応して設けられ、対応する上記テストチャンネルの上記論理比較部に上記比較制御信号を与えるか否かを対応する上記ピン制御信号に従って制御する論理演算手段、とを含むIC試験装置。
FI (2件)：
G01R 31/28 Y
, G01R 31/28 D
