特許
J-GLOBAL ID:200903058668488122

誘電体分離型半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 成示 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-224205
公開番号(公開出願番号):特開平9-069558
出願日: 1995年08月31日
公開日(公表日): 1997年03月11日
要約:
【要約】【課題】 素子集積率の低下、隣接する半導体素子同士の干渉を招かずに、スイッチング動作の高速化が図れる、誘電体分離型半導体装置の構造を提供する。【解決手段】 第1導電型の半導体支持基板1上に基板間絶縁層2を介して形成された、第2導電型の半導体素子形成基板3に形成された、横型2重拡散型MOSFETで、基板間絶縁層2を挟んで横方向分離溝4に隣接する裏面側横方向分離溝19を半導体支持基板1に形成した。
請求項(抜粋):
第1導電型の半導体支持基板の一方の主表面上に基板間絶縁層を介して形成された、第2導電型の半導体素子形成基板に、前記基板間絶縁層に達する横方向分離溝によって横方向分離された島状素子領域を形成し、その島状素子領域に、高濃度第2導電型のドレイン拡散層と、このドレイン拡散層を取り囲む第1導電型のウエル拡散層と、このウエル拡散層内の高濃度第2導電型のソース拡散層と、前記ウエル拡散層の所定領域上にゲ-ト絶縁膜を介して形成されたゲート電極とを備えた、横型2重拡散型電界効果型MOS型の誘電体分離型半導体装置において、前記基板間絶縁層を挟んで前記横方向分離溝に隣接する裏面側横方向分離溝が、前記半導体支持基板に形成されていることを特徴とする誘電体分離型半導体装置。
IPC (2件):
H01L 21/762 ,  H01L 29/78
FI (2件):
H01L 21/76 D ,  H01L 29/78 301 R

前のページに戻る