特許
J-GLOBAL ID：200903058682785970
メモリアレーを用いた並列演算装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平5-290468
公開番号（公開出願番号）：特開平7-141304
出願日： 1993年11月19日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 問題に応じてSIMD動作もしくはMIMD動作を切り替えて、並列演算を高速に行う。また、SIMD動作とMIMD動作が混在した処理を行う場合にも、動作の切り替えに伴う時間的ロスをなくし、高速な処理を行うことができるようにする。【構成】 演算のためのデ-タを記憶する2次元メモリアレ-MAR、2次元メモリアレ-より並列に読みだしたワ-ド線上のメモリセルのデ-タを演算回路群へ転送する転送ネットワ-クTN、転送されたデ-タを用いて演算処理を並列に行う演算回路群PE1〜PEn、SIMD動作時の命令OP-sを伝達する信号線LS,MIMD動作時の命令OP-mを蓄え並列に伝達する命令バッファBAF、およびSIMD動作とMIMD動作を切り替えるためのスイッチ群SW-OPを具備する。
請求項（抜粋）：
それぞれ同一の半導体基板上に形成され、演算のためのデータを記憶する2次元メモリアレーと、該2次元メモリアレーより並列に読み出したワード線上のメモリセルのデータを転送する転送ネットワークと、他から転送されたデ-タを用いて演算処理を並列に行う演算回路群と、上記演算回路群を共通の命令で並列に動作させる第1の動作モードと個々の演算回路毎に異なる命令で並列に動作させる第2の動作モードとを切り替える信号により、上記両命令を高速に切り替える切替手段とを具備することを特徴とする並列演算装置。
IPC (2件)：
G06F 15/16 390
, G06F 15/80
