特許
J-GLOBAL ID：200903058700005473
信号処理装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-126341
公開番号（公開出願番号）：特開平7-334469
出願日： 1994年06月08日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 ある一定周期で入力される信号に対し、予め設定された時間内に処理を行なう信号処理装置において、外部から送られてくる入力信号を連続に高速処理するシステムを提供することを目的としている。【構成】 演算モジュールセレクタ制御部が演算モジュールセレクタを制御して、外部からの入力信号をある一定の周期単位で分割し、その処理量に応じて1つもしくはそれ以上の演算モジュールに順番に振り分けると共に、演算モジュール内の複数の2次元メモリによりダブルバッファリングを行ない、演算モジュール内の複数のプロセッサで並列に処理する。【効果】 外部からの入力信号をある一定の周期単位で分割し、その処理量に応じて1つもしくはそれ以上の演算モジュールに順番に振り分けると共に、演算モジュール内の複数の2次元メモリによりダブルバッファリングを行ない、演算モジュール内の複数のプロセッサで並列に処理することができるので、入力信号を高速で、かつ、連続に処理することが可能である。
請求項（抜粋）：
一定周期で分割され入力される信号に対し処理を行なう信号処理装置において、データ処理を行なう複数の演算モジュールと、外部から送られてくる入力信号をある一定周期で分割し前記複数の演算モジュールに順次振り分ける演算モジュールセレクタと、前記演算モジュールセレクタと前記複数の演算モジュールを接続する入力用バスと、前記演算モジュールへの入力バスとは独立に設けられ入力バスを介したデータ入力動作と並行して演算モジュールの演算結果を出力する演算モジュール出力用バスと、を備え前記演算モジュールはローカルメモリ対応に構成されローカルメモリ上のデータに対し各々並列に処理を行なう複数のプロセッサと、ローカルメモリと、前記入力用バスと前記演算モジュール出力用バスに接続されデータ取込み時あるいは演算結果の演算モジュール出力用バスへの転送時に共有使用される内部バスと、前記内部バスに接続され前記入力用バスを介したデータ取りこみ動作と前記プロセッサからのアクセス処理をメモリ装置毎に並行して行なうように構成された複数の2次元メモリ装置と、を備えたことを特徴とする信号処理装置。
IPC (3件)：
G06F 15/16 390
, G06F 15/16 380
, G06F 15/16 470
