算術または論理演算の計算結果の検出方法

発明者： ,
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-190598
公開番号（公開出願番号）：特開平6-348454
出願日： 1993年07月30日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】コンピュータ・プログラムの実行の際の分岐は、従来はALU=0の計算結果によって決定していたが、処理遅れを安定的に少なくするために、計算結果が出る前に、ゼロ条件が成立したときに決定するようにする。【構成】算術または論理計算の結果の検出回路(60)は、第1演算数Aと第2演算数BとCinを受け、1組の1ビット・ゼロ信号Zを発生する1組の1ビット・ゼロのセル(62)を備える。組み合わせ回路(64)が前記1ビット・ゼロ信号の組を受け、前記1ビット・ゼロ信号の既知の関数である選択された出力を出す。望ましい実施態様では、組合わせ回路(64)は論理積機能であって、全ての前記1ビット・ゼロ信号が1になる条件を検出する。望ましい各種の実施態様において、前記1ビット・ゼロ信号は加算、減算、論理演算などの演算の算術ゼロ条件を検出する。

請求項（抜粋）：

算術または論理演算の結果の(n-1)番目のビットが論理的1であるときに、前記結果のn番目のビットが論理的ゼロであるかどうかを、計算結果に依存せずに検出する法であって、a) 少なくとも2ビットの演算数(operand) 長さを持つ第1演算数Aを1ビット・セルのグループで受け、b) 少なくとも2ビットの演算数長さを持つ第2演算数Bを前記1ビット・セルのグループで受け、c) 前記第1演算数An-1 の(n-1)番目のビットからと、前記第2演算数Bn-1 の(n-1)番目のビットから、発生信号Gn-1 を前記1ビット・セルのグループの(n-1)番目のセルで計算し、d) 前記発生信号Gn-1 を前記1ビット・セルのグループのn番目のセルで受け、e) 前記第1演算数An のn番目のビットからと、前記第2演算数Bn のn番目のビットからと、前記Gn-1 から、1ビット・ゼロ信号Zn を前記1ビット・セルのグループのn番目のセルで計算し、前記1ビット・ゼロ信号は【数1】で定義される、段階を含む方法。

引用特許：

出願人引用 (3件)

特開平1-277931
特開平2-144624
特開平1-211119

審査官引用 (1件)

特開平1-277931

前のページに戻る