特許
J-GLOBAL ID:200903058735014122

半導体電子デバイスの接続端の短絡検査方法及びその装置

発明者:
出願人/特許権者:
代理人 (1件): 亀谷 美明 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-392805
公開番号(公開出願番号):特開2001-228193
出願日: 2000年12月25日
公開日(公表日): 2001年08月24日
要約:
【要約】【課題】 導体板上に固定された半導体電子デバイスの接続端が覆われている場合であっても,半導体電子デバイスの接続端の短絡を簡易かつ確実な方法で,検査することができる。【解決手段】 ハウジング1内に配置され,導体板上に固定される半導体電子デバイスの接続端2の短絡を検査する方法であって,-各接続端2のレベルを,少なくとも一度,隣接する接続端と異なるレベルにセットし;かつ-各接続端2のセット間に,半導体電子デバイスの電流流入が監視される。
請求項(抜粋):
ハウジング内に配置され,導体板上に固定される半導体電子デバイスの接続端の短絡を検査する方法であって,-各接続端のレベルを,少なくとも一度,隣接する接続端と異なるレベルにセットし;かつ-前記各接続端のセット間に,半導体電子デバイスの電流流入が監視される,ことを特徴とする半導体電子デバイスの接続端の短絡検査方法。
IPC (3件):
G01R 31/02 ,  G01R 31/28 ,  H05K 13/08
FI (3件):
G01R 31/02 ,  H05K 13/08 D ,  G01R 31/28 G

前のページに戻る