特許
J-GLOBAL ID：200903058760605933
出力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-276188
公開番号（公開出願番号）：特開平8-139585
出願日： 1994年11月10日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 CMOS型FETで構成された出力バッファ回路で、駆動する伝送路の受端側での反射によるオーバシュートを低減させることを目的とする。【構成】 PMOSトランジスタ1とNMOSトランジスタ2とで構成されたCMOS型インバータにおいて、NMOSトランジスタ2とグランドとの間に、基板電極を前記インバータの出力102に接続したNMOSトランジスタ3を接続し、NMOSトランジスタ3のゲート電極にはNMOSトランジスタ3のスレッショルド電圧程度の負の電圧を与える。
請求項（抜粋）：
入力端子にそれぞれのゲート端子を共通に接続し出力端子にそれぞれのドレイン端子を共通に接続したPMOS型FETおよびNMOS型FETを備え、前記出力端子に負の電圧が与えられたとき前記PMOS型FETおよび前記NMOS型FETに電流を流れにくくする高抵抗素子を前記NMOS型FETに接続したことを特徴とする出力バッファ回路。
引用特許：
前のページに戻る
