特許

J-GLOBAL ID：200903058765052398

半導体装置

発明者： 今泉 典久
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2002-362170
公開番号（公開出願番号）：特開2004-193476
出願日： 2002年12月13日
公開日（公表日）： 2004年07月08日
要約：

【課題】スイッチング素子と整流素子とが縦方向に積層され、電気的に接続された構造の半導体装置において、スイッチング素子間に発生するサージ電圧を低減する。【解決手段】半導体装置を次のような構造とする。P側電極1、中点電極3、N側電極2の3つの電極間に、IGBT素子4、5およびダイオード素子6、7を配置し、これらを縦方向に積層し、電気的に接続する。このとき、上相のIGBT素子4のエミッタ面Eと下相のダイオード素子7のカソード面Kとが中点電極3を介して対面し、下相のIGBT素子5のコレクタ面Cと上相のダイオード素子6のアノード面Aとが中点電極3を介して対面するにように、各相のIGBT素子4、5とダイオード素子6、7とを配置する。【選択図】 図1

請求項（抜粋）：

スイッチング素子(4、5)と整流素子(6、7)とが素子間接続導体(3)を介して縦方向に積層され接合されてなる半導体装置において、 前記スイッチング素子(4)のエミッタ電極形成面と前記スイッチング素子(4)に対して逆相である前記整流素子(7)のカソード電極形成面とが対面するように、もしくは、前記スイッチング素子(5)のコレクタ電極形成面と前記スイッチング素子(5)に対して逆相である前記整流素子(6)のアノード電極形成面とが対面するように、前記スイッチング素子と前記整流素子とが配置されていることを特徴とする半導体装置。

IPC (6件)：

H01L29/78 ,  H01L21/822 ,  H01L23/48 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04

FI (6件)：

H01L29/78 652Q ,  H01L29/78 655Z ,  H01L29/78 657A ,  H01L23/48 H ,  H01L27/04 H ,  H01L25/04 C

Fターム (7件)：

5F038AZ06 ,  5F038BE07 ,  5F038BH04 ,  5F038BH05 ,  5F038BH15 ,  5F038DF01 ,  5F038EZ20