特許
J-GLOBAL ID：200903058776849085
エンコーダの内挿回路
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-148702
公開番号（公開出願番号）：特開平7-333005
出願日： 1994年06月07日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 検出器出力信号が正弦波からずれていても高精度の内挿を可能としたエンコーダの内挿回路を提供する。【構成】 検出器11から出力されるA,B相出力信号の波形にそれぞれ相似した波形データを記憶したメモリ13a,13bを有し、これらのメモリをアドレスを所定周期で更新して読出して、それぞれ第1、第2の乗算型D/Aコンバータ16a,16bのデータ入力に与え、検出器11のA,B相出力信号をそれぞれ第1、第2の乗算型D/Aコンバータ16a,16bのリファレンス入力に与えて、2信号の乗算を行う。乗算結果は加算器17により合成した後、低域通過フィルタ18を介して電圧比較器19に送る。電圧比較器19はゼロクロス点を検出してゼロクロス点でレベル変化する矩形波出力を出す。その矩形波のエッジ位相を位相検出器20と計数表示器21により検出する。
請求項（抜粋）：
エンコーダの検出器から出力される90°位相の異なる第1及び第2の二つの出力信号を内挿して高分解能の変位または角度検出を行う内挿回路であって、前記検出器から出力される第1及び第2の出力信号の波形にそれぞれ相似した波形データがディジタルデータとして記憶された第1及び第2のメモリと、これら第1及び第2のメモリのアドレスを所定周期で更新してアクセスするアクセス手段と、前記検出器の第1及び第2の出力信号がそれぞれリファレンス入力に、前記第1及び第2のメモリの出力データがそれぞれデータ入力に供給されて、これらデータ入力とリファレンス入力を乗算してアナログ出力を出す第1及び第2の乗算型D/Aコンバータと、これら第1及び第2の乗算型D/Aコンバータの出力を合成する加算手段と、この加算手段の出力信号から高周波成分を除去する低域通過フィルタと、この低域通過フィルタの出力のゼロクロス点を検出してゼロクロス点でレベル変化する矩形波出力を得る電圧比較手段と、この電圧比較手段の出力矩形波のエッジ位相を検出する位相検出手段と、この位相検出手段から出力される位相変化分データを積算する計数手段とを有することを特徴とするエンコーダの内挿回路。
IPC (2件)：
G01D 5/245 102
, G01D 5/36
