特許

J-GLOBAL ID：200903058783065480

プリント回路パターン

発明者： 稲川 秀穂
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-243376
公開番号（公開出願番号）：特開平9-092523
出願日： 1995年09月21日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】 パターン素子によって分断された接地パターンを、他の層のパターンの影響を受けずに確実に接続し、それによって放射ノイズ特性を向上させる。【解決手段】 プリント基板1の電源ライン2上にはパターン素子インダクタ5が形成され、これによってプリント基板1の接地パターン3a,3bが分離されている。分断された接地パターン3a,3bの、パターン素子インダクタ5の近傍には、それぞれ部品取付けランド7が設けられている。部品取付けランド7にチップジャンパー8が、パターン素子インダクタ5を跨いで実装される。これにより、分断された接地パターン3a,3bは確実に接続され、プリント基板1の放射ノイズが抑制される。

請求項（抜粋）：

プリント基板上の電子部品への電源供給ラインに回路素子パターンが形成されたプリント回路パターンにおいて、前記回路素子パターンによって分断された接地パターンが、前記回路素子パターンの両側で、電気的接続手段により電気的に接続されていることを特徴とするプリント回路パターン。

IPC (3件)：

H01F 5/04 ,  H03H 7/01 ,  H05K 1/02

FI (3件)：

H01F 5/04 Z ,  H03H 7/01 Z ,  H05K 1/02 N

引用特許：

審査官引用 (3件)

• 時計装置の誤差補正方法と時計装置
  公報種別：公開公報   出願番号：特願平5-216804   出願人：株式会社東芝
• 特開昭61-203927
  
• 特開昭50-001364