特許

J-GLOBAL ID：200903058827863630

半導体装置の製造方法

発明者： 菊地 修一
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-202284
公開番号（公開出願番号）：特開平8-064688
出願日： 1994年08月26日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 通常耐圧MOSトランジスタと高耐圧MOSトランジスタとを同一基板上に混載した半導体装置において、製造工程の削減を図る。【構成】 通常耐圧MOSトランジスタの薄いゲート酸化膜22と高耐圧MOSトランジスタとの高濃度のソース・ドレイン層形成領域上の酸化膜24とを同一の酸化工程で形成し、その後、通常耐圧MOSトランジスタの高濃度のソース・ドレイン層29と高耐圧MOSトランジスタの高濃度のソース・ドレイン層30とを同一のイオン注入工程で形成する。

請求項（抜粋）：

高濃度のソース・ドレイン層29と薄いゲート酸化膜22を有する通常耐圧MOSトランジスタと、低濃度のソース・ドレイン層27及び高濃度のソース・ドレイン層30と厚いゲート酸化膜22とを有する高耐圧MOSトランジスタとを同一基板21上に形成する半導体装置の製造方法において、薄いゲート酸化膜22と高耐圧MOSトランジスタの高濃度のソース・ドレイン層形成領域上の酸化膜24とを同一の酸化工程で形成し、その後、通常耐圧MOSトランジスタの高濃度ソース・ドレイン層29と高耐圧MOSトランジスタの高濃度ソース・ドレイン層30とを同一のイオン注入工程で形成することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/265 ,  H01L 21/316 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 A ,  H01L 21/265 Z ,  H01L 29/78 301 G

引用特許：

審査官引用 (3件)

• 特開平2-237037
  
• 特開平3-270167
  
• 特開平3-071665