特許

J-GLOBAL ID：200903058848858114

スタンバイモード用降圧回路及びこれを備えた半導体集積回路

発明者： 加藤 達夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平11-295085
公開番号（公開出願番号）：特開2001-118991
出願日： 1999年10月18日
公開日（公表日）： 2001年04月27日
要約：

【要約】 (修正有)【課題】スタンバイモードでの消費電力を低減する。【解決手段】入力電源電位VCCと降圧電位VDDとの間に接続されたPMOSトランジスタ24と、降圧電位VDDが閾値VL以下のときPMOSトランジスタ24をオンにし、降圧電位VDDが閾値VLより高いときPMOSトランジスタ24をオフにするシュミット回路25とを備え、シュミット回路25は小サイズMOSトランジスタを用いたロジック回路で構成されている。

請求項（抜粋）：

制御入力端を有し、入力電源電位と降圧電位との間に接続されたトランジスタスイッチと、該降圧電位が第1閾値以下のとき該トランジスタスイッチをオンにし、該降圧電位が該第1閾値より高い第2閾値以上のとき該トランジスタスイッチをオフにするスイッチ制御回路と、を有することを特徴とするスタンバイモード用降圧回路。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  G11C 11/413 ,  H03K 19/00

FI (3件)：

H03K 19/00 A ,  H01L 27/04 B ,  G11C 11/34 335 A

Fターム (19件)：

5B015HH04 ,  5B015JJ07 ,  5B015JJ31 ,  5B015KB64 ,  5B015KB68 ,  5B015QQ01 ,  5F038BB04 ,  5F038DF01 ,  5F038EZ20 ,  5J056AA00 ,  5J056BB17 ,  5J056CC03 ,  5J056CC11 ,  5J056DD13 ,  5J056DD28 ,  5J056DD51 ,  5J056EE03 ,  5J056EE11 ,  5J056KK01