特許
J-GLOBAL ID：200903058877112571
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-033509
公開番号（公開出願番号）：特開平10-228782
出願日： 1997年02月18日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】 チップ面積の増加をできる限り抑えつつ、平均アクセスタイムを短縮することができる半導体記憶装置を提供する。【解決手段】 センスアンプSAに保持されているデータに対応する第1のページアドレス、およびラッチ回路LTHに保持されているデータに対応する第2のページアドレスを記憶するページアドレス記憶部11を備える。入力されたページアドレスと上記第1若しくは第2のページアドレスとの一致を表す一致信号をページアドレス比較部12が出力したとき、その一致信号に応じて、センスアンプSA若しくはラッチ回路LTHに保持されているデータの一方をスイッチ回路SWが選択してセレクタ回路SELへ出力する。
請求項（抜粋）：
ランダムアクセス時に、入力されたページアドレスに応じてメモリセルアレイの記憶データのうち1ページ分の複数のワードデータを同時に読み出し、ページアクセス時に、入力されたページ内アドレスに応じて上記ワードデータの1つをセレクタ回路によって選択して出力するアクセスモードを有する半導体記憶装置において、入力されたページアドレスに応じて上記メモリセルアレイから1ページ分のワードデータを読み出して保持するセンスアンプと、上記センスアンプに保持されているデータを受けて保持することができるラッチ回路と、上記センスアンプに保持されているデータと上記ラッチ回路に保持されているデータとを受けて、これら2つのデータのうちの一方を選択して出力するスイッチ回路と、上記センスアンプに保持されているデータに対応する第1のページアドレス、および上記ラッチ回路に保持されているデータに対応する第2のページアドレスを記憶するページアドレス記憶部と、ページアドレスが入力されたとき、入力されたページアドレスと上記第1、第2のページアドレスとをそれぞれ比較して、上記入力されたページアドレスと上記第1若しくは第2のページアドレスとが一致したことを表す第1若しくは第2の一致信号、または上記入力されたページアドレスと上記第1若しくは第2のページアドレスとが一致しないことを表す不一致信号を出力するページアドレス比較部を備え、上記ページアドレス比較部が上記第1若しくは第2の一致信号を出力したとき、その一致信号に応じて、上記センスアンプ若しくはラッチ回路に保持されているデータの一方を上記スイッチ回路が選択して上記セレクタ回路へ出力することを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
