特許
J-GLOBAL ID：200903058889091243
メモリアレイの所定部分を書込み保護するシステム及び方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平7-060439
公開番号（公開出願番号）：特開平8-006860
出願日： 1995年03月20日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】 メモリアレイのロックビットのテストパッドをなくし、また、集積回路ダイのカプセル化又はパッケージングの前に、ロックビットがクリアされていることを保証するために必要なウエハ試験の大部分を不要にする。【構成】 システム及び方法においては、メモリアレイの所定部分への書込みを選択的に禁止するために備えられた、不揮発性半導体メモリアレイにおけるいくつかのロックビットへの、その後のアクセスを制御するため、対応するソフトヒューズレジスタに所定のソフトヒューズ値が書込まれる。特定の実施例において、システム及び方法は、不揮発性強誘電体ランダムアクセスメモリ(FRAM)アレイ集積回路を組込んだ高周波(RF)アイデンティフィケーション(ID)トランスポンダに関して用いることができる。
請求項（抜粋）：
メモリアレイの所定部分の中の選択されたものへの次の書込みを制御するためにセットすることができるいくつかのロックビットを用いるメモリアレイの所定部分を書込み保護する方法において、ソフトヒューズ値を格納するための第1の記憶場所と前記ロックビットを格納するための第2の記憶場所とを決定する工程と、前記第1の記憶場所の読出された内容を判断するために前記第1の記憶場所の内容を読取る工程と、前記第1の記憶場所の読出された内容を前記ソフトヒューズ値と比較する工程と、もし前記読出された内容が前記ソフトヒューズ値に一致しなければ、前記ロックビットの個々のものをセット及びリセットさせる工程と、もし前記読出された内容が前記ソフトヒューズ値に一致すれば、前記ロックビットの個々のものをセットさせ、リセットさせない工程とを有する方法。
IPC (4件)：
G06F 12/14 310
, G06F 12/06 520
, G11C 11/22
, G11C 11/401
