特許

J-GLOBAL ID：200903058890632215

半導体装置

発明者： 江藤 弘樹 ,  齋藤 孝昭 ,  万代 忠男
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-320368
公開番号（公開出願番号）：特開平10-163475
出願日： 1996年11月29日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 定電流源MOSFETの特性バラツキによる歩留まり低下を改善する。【解決手段】 同一半導体基板上に多数のパワーMOSFETからなるパワー部と、前記パワー部を制御する制御回路からなる制御部とが形成され、その制御部に形成される基準電圧発生回路はデプリション型MOS31からなる定電流源にチャネル長がそれぞれ異なる複数の基準電圧調整用デプリション型MOSFET32,33...を並列接続するように配置し、基準電圧調整用デプリション型MOSFET32,33...の近傍に前記調整用デプリション型MOSFETの一端に接続され前記基準電圧を測定する測定パッド50を配置する。

請求項（抜粋）：

同一半導体基板上に多数のパワーMOSFETからなるパワー部と、前記パワー部を制御する制御回路からなる制御部とが形成され、前記制御回路は、少なくとも所定の基準電圧を発生させる基準電圧発生回路と、前記パワーMOSFETに流れる過電流を検出する検出手段と、前記基準電圧と前記検出手段によって発生した所定の検出電圧とを比較し前記パワーMOSFETを制御するための出力信号を供給する比較部とが形成された半導体装置であって、前記基準電圧発生回路はデプリション型MOSからなる定電流源にチャネル長がそれぞれ異なる複数の基準電圧調整用デプリション型MOSFETを並列接続配置し、前記基準電圧調整用デプリション型MOSFETの近傍に前記調整用デプリション型MOSFETの一端に接続され前記基準電圧を測定する測定パッドが配置されたことを特徴とする半導体装置。