特許
J-GLOBAL ID：200903058891001111
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-273085
公開番号（公開出願番号）：特開2001-101883
出願日： 1999年09月27日
公開日（公表日）： 2001年04月13日
要約：
【要約】【課題】 昇圧回路の供給能力の低下を招くことなく、テスト時における正確な評価を可能にする半導体装置を提供する。【解決手段】 昇圧回路BCの出力端子とテスト用パッドVPとの間にエンハンスメント型トランジスタTrを接続し、そのゲートにテスト用パッドVPに入力されたプログラム電圧Vppより閾値電圧Vth分高い電圧をチャージポンプ回路CPを用いて入力する。これにより、テスト時において電圧降下を招くことなくプログラム電圧Vppをメモリセルに供給することができる。テスト終了後はテスト用パッドVPと昇圧回路BCとの間を切断し、切断箇所2においてリーク経路が生じる。しかし、トランジスタTrはゲート電圧がグランドレベルであるためオフしており、昇圧回路BCとリーク経路とは接続されない。よって、昇圧回路BCの供給能力の低下が防止される。
請求項（抜粋）：
外部から第1の所定電圧を入力されるテスト用パッドと、与えられた電圧を昇圧して出力端子から出力する昇圧回路と、前記昇圧回路の前記出力端子と前記テスト用パッドとの間にソース、ドレインが接続されたエンハンスメント型トランジスタと、前記テスト用パッドに入力端子が接続され、前記エンハンスメント型トランジスタのゲートに出力端子が接続されており、前記テスト用パッドから入力された前記第1の所定電圧を第2の所定電圧まで昇圧して前記エンハンスメント型トランジスタのゲートに与えるチャージポンプ回路と、前記チャージポンプ回路の入力端子と出力端子との間に接続されたリミッタとて備え、前記リミッタは、前記第1の所定電圧に前記エンハンスメント型トランジスタの閾値電圧を加算した値と略同一電圧に前記第2の所定電圧を制限することを特徴とする半導体装置。
Fターム (3件)：
5B025AD10
, 5B025AD16
, 5B025AE08
