特許
J-GLOBAL ID：200903058897294897
半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-301441
公開番号（公開出願番号）：特開2001-127242
出願日： 1999年10月22日
公開日（公表日）： 2001年05月11日
要約：
【要約】【課題】 積層される半導体チップの電極と層間接続をなすスルーホールに設定される導通手段との電気的接続を確実に実現し、積層してマルチチップ化する場合の接合作業を効率よく実現する。【解決手段】 信号入出力用の電極パッド20部分にて上下にチップ基板を貫通するスルーホール16を設ける。電極パッドと導通され前記スルーホールの開口縁に達する耐食性導電金属膜28が形成されている。当該耐食性導電金属膜28に接合された頭部フランジ32と前記スルーホールに挿通され先端をチップ裏面から突出させたシャフト部34とからなる導通ピン30を装着して、当該導通ピンにより前記電極パッドへの導電路をチップ裏面に配置してなる半導体チップ14としている。これを積層することによりマルチチップパッケージを形成し、およびこれを用いた半導体装置、並びに電子機器の構成とした
請求項（抜粋）：
信号入出力用の電極パッドが形成されたマルチチップパッケージ用半導体チップであって、前記電極パッド部分にて上下にチップ基板を貫通するスルーホールを有し、前記電極パッドと導通され前記スルーホールの開口縁に達する耐食性導電金属膜を有し、当該導電金属膜に接合された頭部フランジと前記スルーホールに挿通され先端をチップ裏面から突出させたシャフト部とからなる導通ピンを装着して、当該導通ピンにより前記電極パッドへの導電路をチップ裏面に配置してなることを特徴とするマルチチップパッケージ用半導体チップ。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
