特許

J-GLOBAL ID：200903058903249025

CPUのリセット方法

発明者： 時田 雅弘
出願人/特許権者： 日立デバイスエンジニアリング株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-254405
公開番号（公開出願番号）：特開平11-095875
出願日： 1997年09月19日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】 電源スイッチと、少なくとももう1個のスイッチとを所定時間以上同時に押圧することにより、CPUをリセット可能としたCPUのリセット方法を提供する。【解決手段】 CPUが暴走しハングアップ状態に至ったときのリセット方法において、スイッチ同時押圧時間検出回路(OR,TE)を設け、前記スイッチ同時押圧時間検出回路で、前記電源スイッチ(S1)と、少なくとももう1個のスイッチ(S2)とが所定時間以上同時に押圧されたことを検出した時に、前記スイッチ同時押圧時間検出回路からリセット信号(/RST)を前記CPUのリセット入力端子に出力して、CPUをリセットする。

請求項（抜粋）：

CPUが暴走しハングアップ状態に至ったときのリセット方法において、スイッチ同時押圧時間検出回路を設け、前記スイッチ同時押圧時間検出回路で、前記電源スイッチと、少なくとももう1個のスイッチとが所定時間以上同時に押圧されたことを検出した時に、前記スイッチ同時押圧時間検出回路からリセット信号を前記CPUのリセット入力端子に出力して、前記CPUをリセットすること特徴とするCPUのリセット方法。