特許

J-GLOBAL ID：200903058915405111

メモリ管理装置

発明者： 田中 博文
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 福島 祥人
公報種別：公開公報
出願番号（国際出願番号）：特願平11-319660
公開番号（公開出願番号）：特開2001-142737
出願日： 1999年11月10日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 プログラムを変更することなく必要なモジュールのみ必要なタスク間で共有させ、それ以外はタスク間でメモリに直接アクセスできず、メモリに記憶されているタスクの内容が破壊されるのを防止して信頼性の高いシステムを容易に構成することができ、かつメモリの特定アクセスの監視が行える保守性の高い管理装置を提供する。【解決手段】 トレース手段108は、物理アドレスに対応付けられていない未対応の論理アドレスへのアクセス要求があった場合、マッピング手段106に未対応の論理アドレスを物理アドレスに対応付けるマッピングを行わせる。そして未対応の論理アドレスへのアクセスの履歴がメモリの物理アドレスに書き込まれる。履歴取得手段110は、トレース手段108からの通知に応じてメモリの所定の物理アドレスからアクセスの履歴を取得する。

請求項（抜粋）：

メモリの物理アドレスを複数の論理アドレスへ対応付けるメモリ管理装置であって、複数の論理アドレス空間と複数のモジュールとの対応関係を示す定義に基づいて、複数の論理アドレス空間のそれぞれにモジュールを配置する配置手段と、複数のモジュールの物理アドレスを示すモジュール情報に基づいて、前記配置手段によりモジュールが配置された論理アドレス空間の論理アドレスへ物理アドレスを対応付けるマッピング手段と、タスクの切り換え指示に応答して、前記マッピング手段により対応付けられた前記複数の論理アドレス空間の切り換えを行う論理アドレス空間切り換え手段と、前記論理アドレス空間切り換え手段により切り換えられた論理アドレス空間において物理アドレスに対応付けられていない未対応の論理アドレスへのアクセス要求があった場合に、前記マッピング手段に前記未対応の論理アドレスを前記メモリの第1の物理アドレスに対応付けを行わせて前記未対応の論理アドレスへのアクセスを実行させるとともに、前記未対応の論理アドレスへのアクセスの履歴を前記メモリの第2の物理アドレスに書き込ませるためのトレース手段と、前記メモリの前記第2の物理アドレスからアクセスの履歴を取得する履歴取得手段とを備えたことを特徴とするメモリ管理装置。

IPC (5件)：

G06F 11/28 ,  G06F 9/46 340 ,  G06F 12/02 570 ,  G06F 12/10 ,  G06F 12/14 310

FI (5件)：

G06F 11/28 A ,  G06F 9/46 340 F ,  G06F 12/02 570 D ,  G06F 12/10 H ,  G06F 12/14 310 K

Fターム (26件)：

5B005LL04 ,  5B005MM32 ,  5B005SS14 ,  5B005VV12 ,  5B005VV24 ,  5B017BA06 ,  5B017BB08 ,  5B017CA01 ,  5B042GA23 ,  5B042GA33 ,  5B042GC08 ,  5B042HH30 ,  5B042JJ46 ,  5B042KK07 ,  5B042MA08 ,  5B042MC03 ,  5B042MC15 ,  5B060AB26 ,  5B060AC06 ,  5B060KA10 ,  5B098AA04 ,  5B098GA04 ,  5B098GD04 ,  5B098GD14 ,  5B098JJ07 ,  5B098JJ08