特許
J-GLOBAL ID：200903058918457333
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-228151
公開番号（公開出願番号）：特開平7-153832
出願日： 1994年09月22日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】 導電体のパターンの形成により、導電体相互の短絡が生じるのを防止する。【構成】 絶縁材料13が充填された溝10,24より成るフィールド絶縁領域14を有する半導体本体1を具える半導体装置を製造するに当り、半導体本体1の表面5上に設けた補助層6上に形成したエッチングマスク9を用いて溝10,24を半導体本体内にエッチング形成するものであり、補助層6は、溝を形成する前にエッチングマスク9に隣接して位置する表面5の一部分11から除去するとともに溝を形成した後にエッチングマスク9の下側に位置する表面5の縁部12から除去する。
請求項（抜粋）：
絶縁材料が充填された溝より成るフィールド絶縁領域を有する半導体本体を具える半導体装置を製造するに当り、前記の半導体本体の表面上に設けた補助層上に形成したエッチングマスクを用いて前記の溝を半導体中にエッチング形成し、前記の補助層を前記のエッチングマスクに隣接して位置する表面の一部分から且つ前記のエッチングマスクの下側に位置する表面の縁部から除去し、絶縁材料の層を半導体本体上に堆積し、この絶縁材料により前記の溝を充填するとともに前記のエッチングマスクの下側に位置する前記の表面の縁部を被覆し、その後半導体本体を処理してこの処理により材料を前記の補助層に至るまで前記の表面に平行に除去し、次に補助層の残存部分を除去する半導体装置の製造方法において、前記の溝を半導体本体中にエッチング形成する前に、前記のエッチングマスクに隣接して位置する前記の表面の一部分から前記の補助層を除去し、前記の溝を半導体本体中にエッチング形成した後に、前記のエッチングマスクの下側に位置する表面の縁部から前記の補助層を除去することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/76 L
, H01L 21/94 Z
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る
