特許

J-GLOBAL ID：200903058927079988

スイッチドキャパシタ回路

発明者： 北 雅人 ,  岡崎 孝男
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-098013
公開番号（公開出願番号）：特開平9-284096
出願日： 1996年04月19日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】 スイッチドキャパシタ積分回路において、積分結果に加算されるスイッチのフィードスルーノイズによる誤差の入力電圧依存性を低減する。【解決手段】 正相、及び逆相積分型スイッチドキャパシタ回路のスイッチオン、オフのタイミングを工夫して、入力電圧によって変動するフィードスルーノイズが、積分ノード点(オペアンプの(-)端子)に影響しないようにする。正相積分型の場合には、サンプリングから積分動作に移るときは、まず、サンプリング容量の対基準電位側のスイッチをオフし、入力電圧側のスイッチをオフする。次にサンプリング容量と積分ノード点を先に接続し、容量と基準電位を接続する。また、逆相積分型の場合には、積分動作に入るときサンプリング容量と積分ノード点を接続してからサンプリング容量と入力電圧側を接続し、積分動作を終わるときは、サンプリング容量と積分ノード点を切断してからサンプリング容量と入力電圧側を切断する。

請求項（抜粋）：

スイッチのオン、オフ時に生じるフィードスルーノイズがオペアンプの演算結果に誤差を与えないようにスイッチの制御クロックのタイミングを設定したことを特徴とするスイッチドキャパシタ回路。

IPC (4件)：

H03H 19/00 ,  H03M 1/08 ,  H03M 1/50 ,  H03M 3/02

FI (4件)：

H03H 19/00 ,  H03M 1/08 A ,  H03M 1/50 ,  H03M 3/02