特許
J-GLOBAL ID:200903058949753224
データ転送制御装置及び電子機器
発明者:
出願人/特許権者:
代理人 (5件):
井上 一
, 布施 行夫
, 大渕 美千栄
, 伊奈 達也
, 竹腰 昇
公報種別:公開公報
出願番号(国際出願番号):特願2005-083539
公開番号(公開出願番号):特開2006-268260
出願日: 2005年03月23日
公開日(公表日): 2006年10月05日
要約:
【課題】 シリアル伝送路に乗るノイズによる不具合等を防止できるデータ転送制御装置及びこれを含む電子機器を提供すること。【解決手段】 データ転送制御装置は、シリアルバスを介して受信したパケットの解析を行うリンクコントローラ100と、インターフェース信号を生成してインターフェースバスに出力するインターフェース回路110と、リセット信号RSTをインターフェース回路110に出力するリセット信号出力回路312を含む。リンクコントローラ100は、受信したパケットを解析して、同期信号生成指示情報(同期信号コード)を、受信したパケットが含んでいるか否かを判断する。リセット信号出力回路312は、受信したパケットが同期信号生成指示情報を含んでいると判断された場合に、リセット信号RSTをインターフェース回路110に出力する。【選択図】 図9
請求項(抜粋):
データ転送を制御するデータ転送制御装置であって、
シリアルバスを介して受信したパケットの解析を行うリンクコントローラと、
同期信号を含むインターフェース信号を生成して、インターフェースバスに出力するインターフェース回路と、
前記インターフェース回路のリセット信号を前記インターフェース回路に出力するリセット信号出力回路とを含み、
前記リンクコントローラは、
前記シリアルバスを介して受信したパケットを解析して、前記同期信号の生成を前記インターフェース回路に指示する同期信号生成指示情報を、受信したパケットが含んでいるか否かを判断し、
前記リセット信号出力回路は、
受信したパケットが前記同期信号生成指示情報を含んでいると判断された場合に、前記リセット信号を前記インターフェース回路に出力することを特徴とするデータ転送制御装置。
IPC (5件):
G06F 13/38
, G09G 3/20
, G09G 3/36
, G09G 5/00
, H04L 29/08
FI (12件):
G06F13/38 350
, G09G3/20 611C
, G09G3/20 612L
, G09G3/20 612P
, G09G3/20 633B
, G09G3/20 633D
, G09G3/20 633E
, G09G3/20 633U
, G09G3/20 670F
, G09G3/36
, G09G5/00 555D
, H04L13/00 307Z
Fターム (35件):
5B077MM02
, 5B077NN02
, 5B077NN08
, 5C006AA28
, 5C006AF71
, 5C006BF16
, 5C006FA13
, 5C006FA31
, 5C080AA10
, 5C080BB05
, 5C080DD08
, 5C080DD09
, 5C080DD12
, 5C080GG09
, 5C080JJ01
, 5C080JJ02
, 5C080JJ04
, 5C080KK07
, 5C080KK43
, 5C080KK47
, 5C082BB01
, 5C082BD02
, 5C082CA85
, 5C082CB01
, 5C082DA76
, 5K034AA07
, 5K034CC02
, 5K034CC06
, 5K034DD01
, 5K034FF13
, 5K034GG05
, 5K034HH12
, 5K034MM01
, 5K034MM24
, 5K034SS01
引用特許:
出願人引用 (1件)
審査官引用 (5件)
全件表示
前のページに戻る