特許

J-GLOBAL ID：200903058978652909

補正波形発生回路

発明者： 平川 晴康 ,  加藤 俊之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松村 博
公報種別：公開公報
出願番号（国際出願番号）：特願平7-283800
公開番号（公開出願番号）：特開平9-130636
出願日： 1995年10月31日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】 補正波形の精度に対し、必要とするメモリ容量の大幅削減を可能にする。【解決手段】 補正波形のデータを記憶したメモリ1と、このメモリ1の出力が接続された入力Bおよび定数Xが入力される入力Xを有して、Xクロック期間にB回のパルスPをほぼ均等に発生するように構成した第1の演算回路2と、前記メモリ1の出力が接続された1ビットの入力S、前記メモリ1の出力が接続された入力A、および前記第1の演算回路2の出力が接続された入力Pを有して、前記入力Sが「0」の場合に(A+P)を出力し、前記入力Sが「1」の場合に-(A+P)を出力する第2の演算回路3と、入力される前記第2の演算回路3の出力を波形の初期データに順次積算する積算回路4とにより構成し、前記メモリ1、前記第1の演算回路2および前記積算回路4を制御することによって、データ間が直線補間された補正波形を出力する。

請求項（抜粋）：

所望する補正波形を、クロックを基準としてXクロックごとに複数のブロックに時分割し、各ブロックごとに標本化した波形データに対し、先頭ブロックの波形データは、そのままメモリの1ワードに記憶し、以降のブロックの波形データは、直前のブロックの波形データに対する変化量DをD=F(AX+B)(Fは符号であって1ビットの変数、A,Bは0または正の整数とする)なる形で表したときの、前記符号Fを示す1ビットの変数および前記A,Bをメモリの1ワード内に分割して当該ブロックの補正波形データとして記憶するように構成したことを特徴とする補正波形発生回路。