遠隔制御システム

発明者： ,
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-267407
公開番号（公開出願番号）：特開平9-130868
出願日： 1996年10月08日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】送信時に最小量のエネルギーしか消費せず不正な信号の受信を判別できるような遠隔制御プロトコルを提供する。【解決手段】エネルギー効率のよい遠隔制御プロトコルは送信シンボルのパリティに対応する可変長さを有するスタートビットと、所定の長さに固定されたガード時間と、送信すべきデータに対応するデータ送信時間を使用する。送信すべきデータは低ロジックレベルで送信され、システムのエネルギー効率を高めている。コードの送信中で送信終了時に1つのストップビットしか使用しない。ガード時間およびパリティチェックは適性な送信がなされたかどうかを検証するのに使用される。

請求項（抜粋）：

複数のビットを有するコードを記憶し、1つの数値をもつ複数のグループとなるように前記複数のビットをグループ分けするコードレジスタと、前記コードレジスタに接続され、各グループのパリティを判別するためのパリティエンコーダと、前記パリティエンコーダに接続されており、前記グループをそれぞれスタートビットおよびデータ長さをもつ複数のセグメントに変換するための変調器にして、前記スタートビットが前記グループの前記パリティに対応し、前記グループの前記データ長さが前記数値に対応する長さとなっている、変調器と、更に前記変調器に接続されており、第1ロジックレベルおよび第2ロジックレベルの送信信号を発信する送信機とを有する送信装置、および前記送信信号を受信するための検波器と、前記検波器に接続されており、各々がスタートビットおよびデータ長さを有する複数のセグメントとなるように前記送信信号を分離し、かつ前記データ長さを受信コードに変換する復調器と、前記復調器に接続されており、前記スタートビットおよびデータ長さを測定するためのタイミングコントローラと、更に記憶コードを記憶するためのコードレジスタと、前記復調器および前記コードレジスタに接続されており、前記記憶コードおよび前記受信コードを比較するためのコード比較器と、前記記憶されたコードが前記受信されたコードに等しい場合、1つの機能をイネーブルするための出力ドライバとを有する受信装置を備えた遠隔制御システム。

IPC (3件)：

H04Q 9/00 301 , H04Q 9/00 311 , H04Q 9/14

FI (3件)：

H04Q 9/00 301 B , H04Q 9/00 311 L , H04Q 9/14 K

前のページに戻る