特許

J-GLOBAL ID：200903058991000945

電界効果型トランジスタ及び製造方法

発明者： 黄 俐昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-331412
公開番号（公開出願番号）：特開平7-193248
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】 SOIMOSFETの基板浮遊効果を抑制する。そのために基板浮遊効果の原因となる正孔をキャリア再結合により除去する。【構成】 正孔濃度と電子濃度が同程度であることにより、キャリア再結合の機会の増すソース電極付近に、再結合中心を導入する。このために、ソース近傍を多結晶領域とし、再結合中心となる粒界を導入するか、もしくは、シリコン、酸素、窒素、炭素などのイオン注入により再結合中心となる欠陥を導入する。

請求項（抜粋）：

絶縁体上の半導体層に素子を形成するSOI構造を持ち、ソース電極近傍は欠陥を多数含む半導体あるいは多結晶半導体により、ドレイン近傍は単結晶半導体により、それぞれ構成される電界効果型トランジスタ。

IPC (2件)：

H01L 29/786 ,  H01L 21/265

FI (2件)：

H01L 29/78 311 S ,  H01L 21/265 Q

引用特許：

審査官引用 (3件)

• 特開平2-280380
  
• 特開昭61-026264
  
• 特開平3-261178