特許

J-GLOBAL ID：200903058991857757

半導体装置及びその製造方法

発明者： 西村 宏 ,  小川 真一 ,  山田 達也
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-257544
公開番号（公開出願番号）：特開平5-102150
出願日： 1991年10月04日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】 本発明は半導体装置の多層配線において、低い抵抗を有し、かつエレクトロマイグレーションやストレスマイグレーションによる断線不良を防止することのできるビアホールの構造を備えた半導体装置及びその製造方法を提供することを目的とする。【構成】 半導体装置は、第1層Al配線10,11が形成された半導体基板8と、その半導体基板8上に被着した絶縁膜12に設けられた接続孔20の側壁に形成されたW膜13,14と、前記第1層Al配線10及びW膜13,14に接続されるようにして前記接続孔20に埋め込まれた第2層Al配線15とを備えたことを特徴とする。【効果】 第1層Al配線と第2層Al配線が直接接続されるためにビアホール抵抗を低くすることができるので、高速動作の半導体装置を製造することが可能となる。また、ビアホール内のAl膜が周囲のW膜により補強されるので、エレクトロマイグレーションやストレスマイグレーションによる断線を防止することができる。

請求項（抜粋）：

第1の配線が形成された半導体基板と、その半導体基板上に被着した絶縁膜に設けられた接続孔の側壁に形成された導電膜と、前記第1の配線及び導電膜に接続されるようにして前記接続孔に埋め込まれた第2の配線とを備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 21/3205 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/90