演算増幅回路、駆動回路及び演算増幅回路の制御方法

発明者：
出願人/特許権者：
代理人 (1件)：井上一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-026558
公開番号（公開出願番号）：特開2003-229725
出願日： 2002年02月04日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】低消費電力でAB級動作等が可能な演算増幅回路、これを用いた駆動回路及び演算増幅回路の制御方法を提供すること。【解決手段】演算増幅回路は、差動部10と、駆動トランジスタPT15、NT15を有する出力部30と、ノードN1にプログラミング電圧を設定する電圧設定回路20と、容量素子C1を含む。ノードN1にプログラミング電圧を設定し、その後に差動部10の出力ノードNQ1の電圧変化を容量素子C1によりノードN1に伝える。ノードN1にプログラミング電圧を設定する前にスイッチング素子SW1、SW2をオフにし、設定後にオンにする。スイッチング素子SW4をオンにしてノードN1にVSSを設定し、その後にスイッチング素子SW3をオンにすることで、ノードN1にプログラミング電圧(VDD-VTH)を設定する。走査期間の切替期間にプログラミング電圧の設定を行う。

請求項（抜粋）：

差動信号の差分値を増幅する差動部と、第1の電源側に設けられる第1導電型の第1の駆動トランジスタと、該第1の駆動トランジスタに直列に第2の電源側に設けられ、前記差動部の出力ノードの電圧に基づいてそのゲート電極が制御される第2導電型の第2の駆動トランジスタとを有する出力部と、前記第1の駆動トランジスタのゲート電極が接続される第1のノードに、所与の第1の電圧を設定する電圧設定回路と、前記差動部の出力ノードと前記第1のノードとの間に設けられる第1の容量素子とを含み、前記電圧設定回路が、前記第1のノードに前記第1の電圧を設定し、その後に、前記第1の容量素子が、前記差動部の出力ノードの電圧変化を前記第1のノードに伝えることを特徴とする演算増幅回路。

IPC (6件)：

H03F 1/02 , G02F 1/133 550 , G09G 3/20 611 , G09G 3/20 623 , G09G 3/36 , H03F 3/18

FI (6件)：

H03F 1/02 , G02F 1/133 550 , G09G 3/20 611 A , G09G 3/20 623 B , G09G 3/36 , H03F 3/18

Fターム (70件)：

2H093NA16 , 2H093NC22 , 2H093NC26 , 2H093NC34 , 2H093ND39 , 5C006BB15 , 5C006BC11 , 5C006BF25 , 5C006BF34 , 5C006BF37 , 5C006FA47 , 5C080AA10 , 5C080BB05 , 5C080DD26 , 5C080FF11 , 5C080JJ02 , 5C080JJ03 , 5C080JJ04 , 5C080JJ05 , 5J092AA01 , 5J092AA47 , 5J092AA63 , 5J092CA36 , 5J092CA78 , 5J092CA81 , 5J092CA92 , 5J092FA10 , 5J092FA18 , 5J092HA17 , 5J092HA29 , 5J092HA38 , 5J092HA39 , 5J092KA00 , 5J092KA03 , 5J092KA04 , 5J092KA05 , 5J092KA11 , 5J092KA18 , 5J092MA11 , 5J092MA22 , 5J092SA08 , 5J092TA01 , 5J092TA06 , 5J092VL10 , 5J500AA01 , 5J500AA47 , 5J500AA63 , 5J500AC36 , 5J500AC78 , 5J500AC81 , 5J500AC92 , 5J500AF10 , 5J500AF18 , 5J500AH17 , 5J500AH29 , 5J500AH38 , 5J500AH39 , 5J500AK00 , 5J500AK03 , 5J500AK04 , 5J500AK05 , 5J500AK11 , 5J500AK18 , 5J500AM11 , 5J500AM22 , 5J500AS08 , 5J500AS09 , 5J500AT01 , 5J500AT06 , 5J500LV10

前のページに戻る